

ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E-CAD)

Εργαστηριακή Άσκηση 6

Ονοματεπώνυμο: Γιώργος Ντάκος

Αριθμός Μητρώου: 1059569

Σκοπός Άσκησης

Σκοπός της παρούσας εργαστηριακής άσκησης είναι η εξοικείωση με:

- τη γλώσσα περιγραφής υλικού VHDL,
- τη σχεδίαση συνδυαστικών κυκλωμάτων,
- την προσομοίωση και χρονική ανάλυση (timing analysis),
- και την υλοποίηση κυκλωμάτων σε FPGA πλακέτα **Basys3 (Artix-7)**.

Τα κυκλώματα που υλοποιήθηκαν οδηγούν απευθείας την οθόνη 7-segment της πλακέτας.

Πλατφόρμα Υλοποίησης

Η υλοποίηση πραγματοποιήθηκε στην αναπτυξιακή πλακέτα **Basys3** με FPGA **Artix-7**. Χρησιμοποιήθηκε το εργαλείο **Xilinx Vivado** για:

- σύνθεση (synthesis),
- place & route,
- timing analysis.

Υλοποίηση XOR 4-bit

Υλοποιήθηκε συνδυαστικό κύκλωμα XOR τεσσάρων εισόδων:

$$o = a \oplus b \oplus c \oplus d$$

Η έξοδος οδηγείται σε 7-segment:

- **0** όταν $o = 0$,
- **1** όταν $o = 1$.

Το κύκλωμα είναι πλήρως συνδυαστικό, χωρίς clock.

Χρονική Ανάλυση XOR Κυκλώματος

Από το **Report Timing Summary** του Vivado προέκυψε ότι:

- Το κρίσιμο μονοπάτι (critical path) είναι από την είσοδο **d** προς την έξοδο **s[0]**.
- Μέγιστη καθυστέρηση:

$$T_{pd,max} = 10.704ns$$

Η μέγιστη συχνότητα λειτουργίας υπολογίζεται ως:

$$f_{max} = \frac{1}{T_{pd,max}} = \frac{1}{10.704 \times 10^{-9}} \approx 93.4MHz$$

Άρα:

$$f_{max}^{XOR} \approx 93.4MHz$$

Υλοποίηση Number Displayer

Υλοποιήθηκε κύκλωμα απεικόνισης τετρανήφιου δυαδικού αριθμού (4-bit) σε 7-segment. Οι είσοδοι a, b, c, d σχηματίζουν έναν δυαδικό αριθμό από 0 έως 15, ο οποίος προβάλλεται σε μορφή:

$$0, 1, 2, \dots, 9, A, B, C, D, E, F$$

Το κύκλωμα είναι συνδυαστικό και χρησιμοποιεί πίνακα αντιστοίχισης (lookup table).

Χρονική Ανάλυση Number Displayer

Το κύκλωμα *number_displayer* είναι συνδυαστικό (χωρίς clock), άρα το Vivado αναφέρει *unconstrained pad-to-pad* καθυστερήσεις. Από το Report Timing Summary προκύπτει:

$$T_{pd,max} = 10.789ns$$

Επομένως η μέγιστη συχνότητα λειτουργίας προσεγγίζεται από:

$$f_{max} = \frac{1}{T_{pd,max}} = \frac{1}{10.789 \times 10^{-9}} \approx 92.67MHz$$

Υλοποίηση Unsigned Multiplier 2-bit

Υλοποιήθηκε πολλαπλασιαστής δύο unsigned αριθμών 2-bit:

$$A = (a_1a_0), \quad B = (b_1b_0)$$

Το αποτέλεσμα:

$$o = A \times B$$

έχει εύρος 4-bit και απεικονίζεται στο 7-segment.

Όλοι οι δυνατοί συνδυασμοί εισόδων επαληθεύτηκαν μέσω testbench.

Υλοποίηση Signed Multiplier 2-bit

Υλοποιήθηκε αντίστοιχος πολλαπλασιαστής για **προσημασμένους** 2-bit αριθμούς (two's complement).

Η έξοδος:

- απεικονίζεται στο 7-segment,
- το **dp** χρησιμοποιείται ως ένδειξη προσήμου:
 - dp = 0 για αρνητικό αποτέλεσμα,
 - dp = 1 για θετικό αποτέλεσμα.

Χρονική Ανάλυση Multiplier Κυκλωμάτων

Unsigned Multiplier

Από το timing report:

- Critical path: **a1** → **s[4]**

- Μέγιστη καθυστέρηση:

$$T_{pd,max} = 10.823ns$$

$$f_{max} = \frac{1}{10.823 \times 10^{-9}} \approx 92.4 MHz$$

Signed Multiplier

Από το timing report:

- Critical path: **a1** → **s[0]**

- Μέγιστη καθυστέρηση:

$$T_{pd,max} = 10.761ns$$

$$f_{max} = \frac{1}{10.761 \times 10^{-9}} \approx 92.9 MHz$$

Συμπεράσματα

Στην παρούσα άσκηση:

- Υλοποιήθηκαν και επαληθεύτηκαν συνδυαστικά κυκλώματα σε VHDL.
- Πραγματοποιήθηκε πλήρης χρονική ανάλυση με χρήση Vivado.
- Διαπιστώθηκε ότι η μέγιστη συχνότητα λειτουργίας περιορίζεται από το critical path.
- Τα κυκλώματα μπορούν να λειτουργήσουν αξιόπιστα σε συχνότητες περίπου **90–95 MHz**.

Η άσκηση παρείχε πλήρη εικόνα της ροής HDL → FPGA → Timing Analysis.